Zad. 1

Obydwa wejścia danych przerzutnika JK są sterowane funkcją Q XOR x, gdzie x jest dodatkowym wejściem zewnętrznym. Określ sekwencję obserwowaną na wyjściu przerzutnika gdy na wejście x podawany jest ciąg 01001101001 (pierwszy bit z lewej strony),

a) Stan początkowy przerzutnika jest równy 0
b) Stan początkowy przerzutnika jest równy 1

Przerzutnik jest wyzwalany zboczem narastającym.

Zad. 2

Narysuj wykres czasowy przebiegu obserwowanego na wyjściu przerzutnika RS, którego funkcje wzbudzeń opisują równania S= x XOR x'; R= x', (x jest dodatkowym wejściem zewnętrznym) gdy na wejście x podawany jest ciąg 110110010100 (pierwszy bit z lewej strony),

a) Stan początkowy przerzutnika jest równy 0
b) Stan początkowy przerzutnika jest równy 1

Przerzutnik jest wyzwalany zboczem narastającym**.**


Zad. 3

Zaprojektuj czterobitowy bezpieczny licznik pierścieniowy zbudowany z przerzutników D, którego trajektoria stanów jest następująca: 1010 -> 0101-> 1010-> 0101->1010->…
Przy projektowaniu należy przyjąć zasadę nieingerowania w strukturę wewnętrzną licznika. Należy wyznaczyć układ sprzężenia zwrotnego, który ustala kolejną wartość najbardziej znaczącego bitu licznika. Należy podać tabelę przejść układu, najprostszą postać funkcji sterującej wejściem najbardziej znaczącego przerzutnika oraz narysować schemat układu.

Jaka jest maksymalna liczba taktów zegara potrzebna do skorygowania zawartości licznika jeśli znajdzie się w stanie zabronionym.

Zad. 4

Na rysunku przedstawiona jest dekada 7490 a) symbol, b) struktura wewnętrzna.



Wykorzystując układy 7490 zaprojektuj licznik modulo 9. Połącz odpowiednio wejścia we_B, R1, R2, S1, S2.